Diplomarbeit: Hardwaredebugging
Jens Frauenschläger
Die Fehlersuche in Hardwaresystemen wird normalerweise in
einem Simulator oder mit Hilfe eines Logikanalysators durchgeführt.
Während in einem Simulator nur verhältnismäßig
kleine Schaltungen behandelt werden können,
gibt es bei einem Logikanalysator das Problem dass es keinen
direkten Bezug zwischen den messbaren Signalen und den in der Spezifikation
verwendeten Variablen gibt.
Wesentlich besser wäre hier eine Verknüpfung dieser
beiden Ansätze in einem programmierbaren Gate-Array (FPGA),
wobei die Schaltung selbst auf dieses Gate-Array abgebildet wird,
die Beobachtung der Signale wie in einem Simulator am angeschlossenen Rechner erfolgt.
Die Hardware-Voraussetzungen für einen solchen Versuchsaufbau
sind am Arbeitsbereich Technische Informatik bereits geschaffen.
Das Ziel dieser Diplomarbeit ist, durch die automatische Modifikation
einer Schaltung deren Synthesergebnis beobachtbar zu gestalten.
Dabei müssen spezielle Bibliothekskomponenten entwickelt werden,
die eine Rückverfolgung der Signale und einen Abgleich mit den
ursprünglichen Signalen ermöglichen.
Die Schnittstelle zwischen Rechner und FPGA muss daher teilweise
in Hardware (VHDL) und teilweise in Software entwickelt werden.
Dabei findet ein automatischer Abgleich der aktuellen Werte der einzelnen
Speicherglieder und Zustandsregister mit dem Quelltext über den
Austausch von Belegungslisten statt.
